スイッチング素子のゲート抵抗の適正化が可能なゲート駆動回路を提供
特開2016-059108
［従来技術の問題］
スイッチング素子のスイッチング動作が高速になるにつれ
ターンオフ時に過電圧になる→素子破壊が起こる
(・電源回路の勉強時に学んだ、ターンオン時は、電流がIGBTに流れる
ターンオフ時は、ダイオードに電流が流れる仕組みのことかと思った)
・高速かつ大電流でスイッチング操作をすると、スパイク電圧が素子耐圧以上印加すると
回路中のインダクタンスが大きすぎるorゲート抵抗が小さすぎるために発生する現象
・ただし、過電圧を抑制するために、スイッチング時間を長くとると 動作が遅くなる
(→インバータとモータの関係と一緒だと理解)
［問題に対する解決策］
・スイッチング素子のゲート抵抗を小さくする
→(電流が大きくなる?)→スイッチング時間が短くなり、スイッチング損失は低減
→ノイズが増大するため、過電圧の発生が増長(→それはそうだよね。)
［本発明］
・スイッチング素子のゲート抵抗を可変とし、適正なゲート抵抗を実現可能とする
方法①：素子のゲート電極のオン・オフ動作を制御する制御信号と同期して、
FETのゲート電圧を制御する→動作条件に応じてゲート抵抗を変化
（例）スイッチング素子に流す電流大：素子のターンオフ時に
ゲート抵抗可変回路のトランジスタの合成抵抗を高くし、
スイッチング速度を遅くする
方法②：あらかじめ、回路シミュレーションに基づき決定された
ゲート電圧値をゲート抵抗制御回路の記憶部に記憶させることで
ゲート抵抗可変回路を制御する
(→理解。ただし、記憶部の仕組みについては別に勉強したい。)
——————————————-
・過電圧対策については、回路のインダクタンス低減に関する記事の方が多かったので
インダクタンスの低減の方がメジャーなのかもしれない。
コメントを残す